Блог около Процессоры Imx6 позволяют использовать дисплеи с высоким разрешением за пределами одноканального LVDS

При проектировании встраиваемых систем управление LVDS-дисплеями с высоким разрешением и высокой частотой обновления становится все более распространенной, но сложной задачей. В частности, при выборе дисплея, поддерживающего только одноканальный интерфейс LVDS с разрешением 1920x1080 при 60 Гц, требуемая частота пикселей (Dotтакт) 148,5 МГц предъявляет значительные требования к скорости передачи данных контроллера интерфейса. В этой статье рассматриваются основные технические узкие места, возникающие при такой адаптации интерфейса, и исследуются решения на базе процессоров серии i.MX6 с целью предоставить инженерам четкие рекомендации и практические технические знания.

Техническое узкое место: ограничения скорости одноканального LVDS

Для дисплея с разрешением 1920x1080 при 60 Гц частота пикселей (Dotclock) составляет 148,5 МГц. Интерфейсы LVDS (низковольтная дифференциальная сигнализация) передают данные посредством дифференциальных сигналов, что позволяет уменьшить электромагнитные помехи и повысить скорость передачи. В одноканальной конфигурации LVDS каждая пара дифференциальных линий обычно передает один бит данных. Чтобы вычислить требуемую тактовую частоту сериализатора, необходимо учитывать эффективное количество бит данных. Общая модель передачи данных LVDS отображает 8-битные пиксельные данные (каналы RGB) в линии данных. Однако фактическая скорость передачи LVDS не является простым кратным тактовой частоте пикселей; он включает в себя такие факторы, как кодирование данных и умножение тактовой частоты.

Расчет «148,5 МГц Dot clock * 7 бит данных = 1039,5 МГц тактовой частоты сериализатора» может отличаться от стандартных методов или основываться на конкретной схеме кодирования. Более традиционное понимание состоит в том, что тактовая частота сериализатора для одноканальной LVDS-передачи видеосигнала 1920x1080 с частотой 60 Гц обычно кратна тактовой частоте пикселей, чтобы охватить все данные пикселей и сигналы синхронизации. Например, если используется 8-битная передача пиксельных данных, тактовая частота сериализатора теоретически должна быть в 8 раз больше тактовой частоты пикселя. Однако фактические конструкции интерфейса LVDS и методы отображения данных могут отличаться. Основная проблема заключается в том, что если максимальная тактовая частота сериализатора одноканального интерфейса LVDS ограничена (например, 595 МГц, как уже упоминалось), непосредственное использование одноканальной передачи сигналов высокого разрешения превысит его возможности.

Заключение:Предлагаемая «тактовая частота сериализатора 1039,5 МГц», вероятно, превышает аппаратные ограничения многих одноканальных интерфейсов LVDS (например, 595 МГц), что делает невозможным управление дисплеем 1920x1080@60 Гц напрямую с одноканальным интерфейсом LVDS.

Решение: двухканальный режим LVDS в процессорах i.MX6

Чтобы устранить ограничения скорости одноканального LVDS, общим решением является использование возможности двухканального вывода LVDS процессоров, таких как серия i.MX6. Двухканальный режим LVDS разделяет поток данных на два независимых канала LVDS, эффективно снижая вдвое общую скорость передачи данных и уменьшая требования к тактовой частоте сериализатора для каждого канала.

В этом режиме данные делятся на нечетную (ODD) и четную (EVEN) части, передаваемые по двум каналам LVDS. Если первоначальная тактовая частота сериализатора составляла 1039,5 МГц, то в двухканальном режиме она снижается примерно до 519,75 МГц на канал, что обычно соответствует возможностям интерфейса LVDS процессора i.MX6 (например, ниже предела 595 МГц).

Заключение:Использование двухканального режима LVDS i.MX6 (режим SPLIT) является эффективным решением для снижения требований к тактовой частоте сериализатора. Однако для этого требуется, чтобы сам дисплей поддерживал двухканальный вход LVDS, а это означает, что он должен правильно объединять потоки данных из обоих каналов.

Ключевая информация: определение каналов передачи данных НЕЧЕТНЫЙ/ЧЕТНЫЙ

При использовании двухканального режима LVDS критическим вопросом является определение того, какой канал LVDS (обычно физический интерфейс на физическом уровне) передает данные НЕЧЕТНЫЕ, а какой передает данные ЧЕТНЫЕ. Это напрямую влияет на конфигурацию драйвера дисплея и физические соединения сигналов.

Информацию о распределении каналов данных ODD/EVEN обычно можно найти в следующих источниках:

1. Техническое справочное руководство i.MX6 (TRM):Самый авторитетный источник, подробно описывающий работу контроллера LVDS, конфигурацию регистров и отображение каналов. TRM обычно определяет, какие физические выходные порты (например, LVDS0_TXP/N, LVDS1_TXP/N) соответствуют нечетным или четным потокам данных.
2. Электрические характеристики i.MX6 или паспорт:В этих документах представлены определения контактов и функциональные описания, которые могут косвенно указывать на распределение каналов.
3. Официальная схема платы разработки EVK:При использовании платы разработки i.MX6 на ее схемах четко показаны соединения интерфейса LVDS и то, как выходные контакты LVDS процессора связаны с приемопередатчиками или интерфейсами дисплея.
4. Отобразить техническое описание или руководство пользователя:Хотя основная информация находится на стороне процессора, документация дисплея может содержать определения контактов интерфейса LVDS, включая поддержку двухканального режима и ожидаемый порядок каналов данных.
5. Техническое описание драйвера LVDS/PHY-чипа:Если используется независимый драйвер LVDS или чип PHY (например, серия SN65LVDS компании TI), его таблица данных будет содержать важную информацию о конфигурации канала и распределении сигналов.

Примечание:Всегда обращайтесь к последней технической документации для конкретной модели i.MX6 (например, i.MX6Solo, i.MX6Dual, i.MX6Quad), поскольку конфигурации интерфейса могут различаться. Общение с производителями дисплеев относительно требований к интерфейсу LVDS также имеет решающее значение для успешной адаптации.

Краткое содержание

Адаптация одноканального LVDS-дисплея с разрешением 1920x1080 при 60 Гц сталкивается с аппаратными ограничениями из-за ограничений скорости передачи данных. Процессоры серии i.MX6 предлагают жизнеспособное решение благодаря двухканальному выводу LVDS, разделяющему поток данных для снижения требований к тактовой частоте сериализатора на канал. Наиболее надежным источником для распределения каналов данных ODD/EVEN является Техническое справочное руководство i.MX6 (TRM), дополненное таблицами данных, схемами макетных плат и документацией по дисплею/чипу PHY. Тщательное изучение этих материалов и правильная настройка программного обеспечения являются ключом к достижению функциональности дисплея LVDS с высоким разрешением.